1,6-Тб модуль памяти размером с палец

Институт инженерных инноваций (Institute of Engineering Innovation) при Университете Токио (University of Tokyo) в сотрудничестве с Disco Corp, Dai Nippon Printing, Fujitsu Laboratories и WOW Research Center разработал технологию уменьшения толщины 300-мм кремниевых подложек до 7 мкм. Это позволяет реализовать 1,6-Тб модуль памяти в виде решения размером с большой палец путём объединения 100 слоёв 16-Гб чипов методом TSV (through-silicon via – соединения внутри кремния). Презентация разработки состоялась на международной конференции производителей полупроводников IEDM 2009.

До сих пор толщину пластин удавалось уменьшить только до 20 мкм. Новая технология использовалась для создания 45-нм устройства на основе КМОП (комплиментарный металл-оксид-полупроводник), сформированного на кремниевой пластине. Уменьшение толщины до 7 мкм не привело к деформации кремния, медных проводников или изолирующих слоёв с низкой диэлектрической проницаемостью транзисторов MOSFET n- или p-типа. Характеристики транзисторов также не ухудшились. Разработку планируется использовать для производства чипов с трёхмерной структурой размещения компонентов. Помимо компактности преимущество технологии формирования 3D-кристаллов на подложке также в более низкой стоимости по сравнению с изготовлением трёхмерных структур из отдельно вырезанных из пластины чипов.