Toshiba представит высокоскоростную 128-бит память FeRAM

На конференции ISSCC 2009 (International Solid-State Circuits Conference, международная конференция, посвященная новейшим разработкам в областях твердотельных схем и SOC-систем (system-on-a-chip), компания Toshiba представит высокоскоростную 128 Мбит ферроэлектрическую память (FeRAM или FRAM) с высокой плотностью компоновки. В новых чипах, построенных по 130-нм технологии, единичные ячейки имеют площадь 0,252 мкм.кв, скорость записи-чтения составляет 1,6 Гб/с, время цикла – 83 нс, время доступа – 43 нс.

Новые чипы FeRAM построены по архитектуре ChainFeRAM, которая, согласно данным производителя, обеспечивает масштабируемость, и тем самым позволяет решить проблему, присущую как FeRAM, так и другим разновидностям энергонезависимой памяти, из-за которой они до сих пор рассматривались преимущественно как нишевые решения. К примеру, FeRAM чаще всего называлась кандидатом на замещение SRAM во встраиваемых системах. Новая разработка Toshiba существенно повышает шансы FeRAM в качестве претендента на статус «универсальной памяти», сочетающей быстродействие DRAM с энергонезависимостью флэш-памяти. Кроме Toshiba, над этим типом памяти работают также Fujitsu, Ramtron, Texas Instruments и другие.

С новыми чипами Toshiba побила собственный рекорд плотности компоновки в 32 Мбит и пропускной способности в 200 Мбит/с, увеличив максимальные значения трансфера в восемь раз по сравнению с предыдущими реализациями FeRAM и обогнав энергонезависимую память других типов. По мнению компании, ее 128-Мбит чипы FeRAM представляют собой сейчас наиболее продвинутое сочетание производительности и плотности компоновки среди всех разработок энергонезависимой памяти любых известных типов.

Одной из основных проблем, препятствовавших возможности увеличения объема чипов FeRAM, было уменьшение уровня сигнала при уменьшении размеров ячеек, сохраняющих то или иное значение поляризации. В значительной степени ослабить значение этого препятствия позволила технология ChainFeRAM, предусматривающая поочередную работу расположенных рядом линий передачи данных. Таким образом удалось уменьшить количество наводок и сократить общие размеры чипа. Кроме того, совершенствование техники регистрации позволило уменьшить паразитные емкости и выйти на уровень считывающего сигнала в 200 мВ.