С внедрением более прецизионных технологических процессов удается улучшить ряд характеристик микросхем памяти, в том числе, увеличить их плотность. Но освоение новых проектных норм приближает нас к границе физических возможностей кремния и требует от разработчиков других подходов к усовершенствованию памяти. О своих достижениях в этой области рассказали представители компании Toshiba на симпозиуме VLSI.
Японские инженеры предложили использовать трехмерные структуры массивов запоминающих элементов. Отмечается, что разработка пока касается только памяти типа NAND. Каркасом 3D-массивов ячеек памяти служит многослойный электродный материал, состоящий из электродов затворов и диэлектрических пленок и «пронизанный» отверстиями, как показано на рисунке.
В последствии эти отверстия служат для образования ячеек памяти. 3D-каркас обрабатывается по уже хорошо известной технологии SONOS (silicon-oxide-nitride-oxide-silicon), полупроводниковые каналы формируют из кремния, легированного различными добавками.
Особенностью 3D-структуры является использование ячейками общих периферийных цепей, что позволяет наращивать количество запоминающих слоёв без увеличения площади чипа.
По сравнению с традиционными методами многослойной компоновки (двухмерные массивы запоминающих элементов накладываются один поверх другого), способ Toshiba является более простым в реализации и не приводит к удлинению по времени технологического процесса. Кроме этого, трехмерная технология позволяет существенно увеличивать плотность памяти при незначительном увеличении габаритов микросхемы.
О перспективах новой разработки ничего не говорится. Отмечается лишь, что на данный момент компания стремится увеличить надежность новых чипов до уровня, характерного для традиционных NAND-микросхем.