AMD и HP хотят изменить протокол PCI Express
Специалисты компаний и предлагают включить в следующую версию интерфейса PCI Express ряд расширений, которые призваны снизить стоимость микрочипов, поддерживающих работу с интерфейсом, и снизить нагрузку на центральный процессор. Они надеются, что их разработка будет включена в состав спецификаций PCI Express 3.0, публикация которых запланирована уже на начало следующего года. Отметим, что оба расширения полностью независимы друг от друга (то есть, существует возможность реализации одного из них, или сразу обоих без ущерба для функциональности) должны привнести некоторые изменения как в аппаратную, так и софтверную составляющую протокола.
Надо заметить, что внедрение предложенной сотрудниками компаний HP и AMD решений в протокол PCI Express 3.0 может стать самым существенным изменением, начиная с версии PCI Express 1.0. Ранее, при переходе от версии 1.0 к версии 2.0 самым значительным изменением являлось увеличение пропускной способности шины до 5 Гбит/с, также была увеличен лимит по мощности подключаемых к системе плат расширения. Остальные изменения носят гораздо менее значительный характер, и связаны с управлением режимами работы плат. Переход на PCI Express 3.0 обещает нам очередное повышение пропускной способности одного канала уже до 8 Гбит/с, но, вполне возможно, что изменения будут куда значительнее.
Первое расширение - мультиплексирование протокола - позволит управляющим микросхемам переключаться на работу с семью протоколами, помимо упомянутого PCI Express. В результате снижается число выходов для микросхем, используемых в вычислительных системах, а разработчики могут использовать меньшее число микросхем для обеспечения той же функциональности. Например, появляется возможность организовать систему обмена информацией между центральным процессором и различного рода ускорителями не только посредством шины PCI Express, но и Quick Path Interconnect и HyperTransport.
Второе расширение - упрощенная нотификация - позволит сопроцессорам или микросхемам для работы с периферийными устройствами "общаться" друг с другом посредством системной памяти, используя для этого транзакции по шине PCI Express.
Оба расширения призваны максимально использовать потенциал микросхем по работе с периферией и I/O-чипов. Сегодня наблюдается тенденция к расширению функций подсистеме ввода-вывода информации и различного рода ускорителям, которые должны принять на себя целый ряд задач, выполняемых центральным процессором.
Пока о внедрении предложенных специалистами AMD и HP решений необходимо говорить с осторожностью - группа PCI Special Interest Group, курирующая развитие интерфейса PCI Express, пока не заявила о своем отношении к этим расширениям протокола. Впрочем, многие специалисты отмечают, что их реализация станет значительным шагом по расширению возможностей PCI Express. Но даже при благоприятном стечении обстоятельств внедрения соответствующей функциональности в коммерческие продуты стоит ждать не ранее 2012 - 2013 годов.
